English
全部
搜索
图片
视频
地图
资讯
更多
购物
航班
旅游
笔记本
报告不当内容
请选择下列任一选项。
无关
低俗内容
成人
儿童性侵犯
时长
全部
短(小于 5 分钟)
中(5-20 分钟)
长(大于 20 分钟)
日期
全部
过去 24 小时
过去一周
过去一个月
去年
清晰度
全部
低于 360p
360p 或更高
480p 或更高
720p 或更高
1080p 或更高
源
全部
Dailymotion
Vimeo
Metacafe
Hulu
VEVO
Myspace
MTV
CBS
Fox
CNN
MSN
价格
全部
免费
付费
清除筛选条件
安全搜索:
中等
严格
中等(默认)
关闭
筛选器
2:58
YouTube
Chip Logic Studio
SystemVerilog vs Verilog in 60 Seconds! | Key Differences Explained
Confused between SystemVerilog and Verilog? In this quick short, I break down the main differences — from data types to OOP and verification capabilities — in under 60 seconds! 🎓 Learn: Why SystemVerilog is more than just Verilog++ Key features added in SV (like class, interface, assertions) When to use SV over Verilog in real projects ...
已浏览 26 次
3 周前
Verilog Basics
0:23
Verilog for Beginners: build basic logic gates on FPGA (with testbench simulation)
YouTube
Sly Fox electronics
已浏览 758 次
2 个月之前
1:22
🔧 Verilog MUX Design & Testbench in 60 Seconds! 💻 | Digital Design Basics
YouTube
Chip Logic Studio
已浏览 28 次
1 个月前
2:07
Types of Modeling in Verilog Explained in 60 Seconds! 💡 #Verilog #Shorts
YouTube
Chip Logic Studio
已浏览 22 次
1 个月前
热门视频
2:49
Mastering System Verilog: Automate Your Circuit Design!
YouTube
SinghinUSA Clips
已浏览 77 次
8 个月之前
0:21
VHDL vs Verilog: Which HDL Should You Choose?
YouTube
TheFPGAMan
已浏览 1029 次
8 个月之前
2:55
Digital Clock Generation in Verilog & SystemVerilog | Duty Cycle, Ramp, & More!
YouTube
Chip Logic Studio
已浏览 46 次
4 周前
Verilog Examples
0:29
Mastering VCS- A Step-by-Step Tutorial for Verilog Compiler Simulator
YouTube
VLSI Techno
已浏览 206 次
2024年5月23日
1:13
⚖️ 2-Bit Comparator in Verilog + Testbench in 60 Seconds! | Digital Logic Explained 💡
YouTube
Chip Logic Studio
已浏览 25 次
1 个月前
1:00
Understanding `timescale in Verilog| System Verilog `timescale | tech spot | Harish Goupale
YouTube
Tech Spot (Harish Goupale)
10 个月之前
2:49
Mastering System Verilog: Automate Your Circuit Design!
已浏览 77 次
8 个月之前
YouTube
SinghinUSA Clips
0:21
VHDL vs Verilog: Which HDL Should You Choose?
已浏览 1029 次
8 个月之前
YouTube
TheFPGAMan
2:55
Digital Clock Generation in Verilog & SystemVerilog | Duty Cycle, Ramp
…
已浏览 46 次
4 周前
YouTube
Chip Logic Studio
1:09
SystemVerilog case vs casex vs casez
4 周前
YouTube
Chip Logic Studio
0:42
Wait vs @ in SystemVerilog! Which One Detects the Event?
已浏览 164 次
4 个月之前
YouTube
SystemVerilog – Crack Your Interview
1:02
Drive & Charge Strengths
已浏览 4 次
1 个月前
YouTube
Chip Logic Studio
1:00
System Tasks in Verilog | Part-3 | $time, $stop, $finish | Timing Cont
…
已浏览 1631 次
2024年8月14日
YouTube
VLSI FOR ALL
0:56
Creating an Array with Ascending Values | SystemVerilog Constrain
…
已浏览 762 次
2024年6月29日
YouTube
PODCAST-with-NAVNEET
1:13
⚖️ 2-Bit Comparator in Verilog + Testbench in 60 Seconds! | Digita
…
已浏览 25 次
1 个月前
YouTube
Chip Logic Studio
2:50
APB Protocol Verification Using UVM & SystemVerilog
已浏览 57 次
1 个月前
YouTube
Chip Logic Studio
How to Write a Constraint to Generate Palindrome Numbers
已浏览 976 次
2024年8月9日
YouTube
PODCAST-with-NAVNEET
1:03
GG_Sheed on TikTok
已浏览 240万 次
6 个月之前
TikTok
gg.sheed
0:17
Chicharrón_Entertaiment_System on TikTok
已浏览 37.4万 次
4 周前
TikTok
chicharron_e_s
1:11
Scarlet King vs Tier System: Epic Showdown Explained
已浏览 120万 次
2024年7月21日
TikTok
akutoanime9
1:15
Khan Noori vs System: A Dynamic Showdown
已浏览 8.4万 次
3 个月之前
TikTok
zaher.46
1:53
The one who stands before god #solsrng #sol #oppression #battle
…
已浏览 8.9万 次
6 个月之前
TikTok
001_infp
Anime vs Tier System: Exploring Fandom Concepts
已浏览 3.9万 次
8 个月之前
TikTok
fandom_editz123
8:44
Crucial Endgame Analysis in London System Chess Match
已浏览 1.5万 次
4 个月之前
TikTok
mychessderby
0:12
Best AC Brand: Carrier, Lennox, or Trane?
已浏览 2.6万 次
2023年6月28日
TikTok
air_quality_ac
观看更多视频
更多类似内容
反馈